

DIALOG(R) File 351:Derwent WPI
(c) 2004 Thomson Derwent. All rts. reserv.

011347602 **Image available**

WPI Acc No: 1997-325507/ 199730

XRPX Acc No: N97-269642

**Method of manufacturing electron source, esp. surface conduction type,
for display used in image forming apparatus - applying coating liquid on
wiring, arranged on substrate, through spraying process which utilises
effect of static electricity**

Patent Assignee: CANON KK (CANO)

Number of Countries: 001 Number of Patents: 002

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week
JP 9129124	A	19970516	JP 95287237	A	19951106	199730 B
JP 3387710	B2	20030317	JP 95287237	A	19951106	200323

Priority Applications (No Type Date): JP 95287237 A 19951106

Patent Details:

Patent No	Kind	Lan	Pg	Main IPC	Filing Notes
JP 9129124	A		16	H01J-009/02	
JP 3387710	B2		16	H01J-009/02	Previous Publ. patent JP 9129124

Abstract (Basic): JP 9129124 A

The method involves forming several arrays of electron-emitting components. The electron-emitting components are sequentially selected.

A wiring which energises the electron-emitting components, is arranged on a substrate (26). A coating liquid (22) is applied on the wiring through a spraying process which utilises the effect of static electricity.

USE/ADVANTAGE - Cold cathode mfr., e.g. for flat display. Prevents releasing of gas from wiring, thus vacuum state required for electron emission is easily obtained. Increases number of pixels per unit area.

THIS PAGE BLANK (USPTO)

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 09-129124

(43)Date of publication of application : 16.05.1997

(51)Int.Cl.

H01J 9/02

H01J 1/30

H01J 31/12

(21)Application number : 07-287237

(71)Applicant : CANON INC

(22)Date of filing : 06.11.1995

(72)Inventor : NAKANISHI KOICHIRO

(54) ELECTRON SOURCE SUBSTRATE, MANUFACTURE THEREOF, AND IMAGE FORMING DEVICE

(57)Abstract:



PROBLEM TO BE SOLVED: To provide a necessary vacuum degree to drive an electron source substrate by suppressing gas evolution emitted from a circuit which composes the electron source substrate.

SOLUTION: A coating liquid 22 is compressed by a compressor 23, finely granulated in a finely granulating apparatus 24, and conveyed to a spraying nozzle 20.

Then, the resultant fine particles of the coating liquid 22 are made to bear electric charge and sprayed through a nozzle. The fine particles come flying to a substrate 26 due to the potential gradation between the spraying nozzle 20 and a conductive stage 27.

The electric charge due to the fine particles which come flying to a conductive layer 28 is removed through an earth by earthing the conductive layer 28 and on the other hand, the electric charge due to the fine particles which come flying to other non-conductive parts is accumulated. The coating liquid is thus selectively applied to the conductive layer 28. As

an electron source substrate produced in this method, 10, 11 in the figure stand for element electrodes, 12 for an insulating layer to separate a first wiring layer and a second wiring layer, and 15 for a thin film for electron emitting part formation.



LEGAL STATUS

[Date of request for examination]

05.07.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3387710

[Date of registration]

10.01.2003

[Number of appeal against examiner's decision of rejection]

THIS PAGE BLANK (USF10)

Searching PAJ

2/2 ページ

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平9-129124

(43) 公開日 平成9年(1997)5月16日

(51) Int. Cl. ⁶	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 J	9/02		H 0 1 J	9/02 B
	1/30			1/30 B
	31/12			31/12 C

審査請求 未請求 請求項の数 6 O L (全 16 頁)

(21) 出願番号 特願平7-287237

(22) 出願日 平成7年(1995)11月6日

(71) 出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72) 発明者 中西 宏一郎

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内


(74) 代理人 弁理士 若林 忠

(54) 【発明の名称】 電子源基板、その製造方法、及び画像形成装置


(57) 【要約】

【課題】 電子源基板を構成する配線から放出されるガスを抑制して電子源基板の動作に必要な真空度を得る。

【解決手段】 基板26に形成された導電層28とノズル20との間に高電圧を印加し、酢酸ブチルを主成分とする有機パラジウム溶液等のコーティング液22をコンプレッサー23で加圧してノズル20から噴射する。コーティング液は選択的に導電層28に塗布される。その後焼成することにより、ガス放出のない導電層を得る。



(a)



(b)

【特許請求の範囲】

【請求項1】 複数個配列された電子放出素子と、前記電子放出素子を順次選択すると共に前記電子放出素子に通電する配線とを少なくとも基板上に配設してなる電子源基板の製造方法において、前記配線に静電スプレー法を用いてコーティング剤を塗布することを特徴とする電子源基板の製造方法。

【請求項2】 静電スプレー法がコーティング液と配線との間に電位勾配を与えて行なう請求項1に記載の電子源基板の製造方法。

【請求項3】 配線を印刷法で形成した請求項1又は2に記載の電子源基板の製造方法。

【請求項4】 電子放出素子が電子放出部形成用薄膜に通電処理を施すことにより電子放出部が形成される表面伝導型電子放出素子である請求項1乃至3のいずれかに記載の電子源基板の製造方法。

【請求項5】 請求項1乃至4のいずれかに記載の電子源基板の製造方法により製造した電子源基板。

【請求項6】 請求項5に記載の電子源基板と、前記電子源基板のそれぞれの電子放出素子と対向する位置に電子ビームの照射により可視光を発する蛍光体を配設することで画素を形成して成る画像形成装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、電子源基板、及びその応用である表示装置等の画像形成装置にかかわり、特に表面伝導型電子放出素子を多数個備える電子源基板、その製造方法、及びそれを組み込んだ表示装置等の画像形成装置に関する。

【0002】

【従来の技術】従来、電子放出素子としては、熱電子源と冷陰極電子源の2種類が知られている。冷陰極電子源には、電界放出型（以下、FEと記す）、金属/絶縁層/金属型（以下、MIMと記す）や表面伝導型電子放出素子等がある。

【0003】FE型の例としては、W.P.Dyke & W.W.Dolan, "Field emission", Advance in Electron Physics, 8, 89 (1956) 或いは C.A.Spindt, "Physical Properties of thin-film field emission cathodes with molybdenum", J.Appl.Phys., 47, 5248 (1976) 等が知られている。

【0004】MIM型の例としては、C.A.Mead, "The tunnel-emission amplifier, J. Appl. Phys., 32, 646 (1961) が知られている。

【0005】表面伝導型電子放出素子の例としては、M.I.Elinson, Radio Eng. Electron Phys., 10, (1965) 等がある。

【0006】表面伝導型電子放出素子は基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。この

表面伝導型電子放出素子としては、前記Elinson 等による SnO_2 薄膜を用いたもの、Au薄膜によるもの [G.Dittmer: "Thin Solid Films", 9, 317 (1972)]、 $\text{In}_2\text{O}_3/\text{SnO}_2$ 薄膜によるもの [M.Hartwell and C.G.Fonstad: "IEEE Trans. ED Conf.", 519 (1975)]、カーボン薄膜によるもの [荒木久他: 真空、第26巻、第1号、22ページ(1983)] 等が報告されている。

【0007】これらの表面伝導型電子放出素子の典型的な素子構成として、前述のM.Hartwellの素子構成を図5に示す。同図において1は、基板である。2は電子放出部形成用薄膜で、スパッタリングで形成されたH型形状の金属酸化物薄膜等からなり、後述するフォーミングと呼ばれる通電処理により電子放出部3が形成される。なお、図中の素子電極間隔L1は、0.5~1.0mm、W'は、0.1mmで設定されている。又、電子放出部3の位置及び形状については、不明であるので模式図として表わした。

【0008】従来、これらの表面伝導型電子放出素子においては、電子放出を行う前に電子放出部形成用薄膜2を予めフォーミングと呼ばれる通電処理することによって、電子放出部3を形成するのが一般的であった。すなわち、通電フォーミングとは、前記電子放出部形成用薄膜2の両端に直流電圧、或いは非常にゆっくりとした昇電圧、例えば1V/分程度を印加通電し、導電性薄膜を局部的に破壊、変形もしくは変質せしめ、電氣的に高抵抗な状態にした電子放出部3を形成することである。なお電子放出部3は電子放出部形成用薄膜2の一部に亀裂が発生し、その亀裂付近から電子放出が行われる。以下、フォーミングにより発生した電子放出部を含む電子放出部形成用薄膜を電子放出部を含む薄膜4と呼ぶ。

【0009】前記フォーミング処理をした表面伝導型電子放出素子は、上述の電子放出部を含む薄膜4に電圧を印加し、素子表面に沿って電流を流すことにより、上述の電子放出部3より電子を放出せしめるものである。

【0010】さらに、通常はフォーミング工程の終了後に、「活性化」と呼ばれる工程が導入されている。この目的は、フォーミングにより高抵抗化された表面伝導型電子放出素子に一定の電圧を一定時間通電し続けることによって、電子放出量を増加せしめることである。

【0011】上述の表面伝導型放出素子は構造が単純で製造も容易であることから、大面積にわたり多数の素子を配列形成できる利点がある。そこでこの特徴を生かせるようないろいろな応用が研究されている。例えば、荷電ビーム源、画像形成装置等の表示装置等が挙げられる。

【0012】

【発明が解決しようとする課題】しかしながら、以上説明したような表面伝導型電子放出素子を多数配列して画像形成装置として大面積化するには以下のような問題点がある。前記表面伝導型電子放出素子の製造工程におい

て電極や配線パターンを加工する場合、基板上に電極及び配線材料の金属薄膜を成膜し、これを通常のフォトリソグラフィ、エッチング技術を用いてパターン加工して電極や配線パターンが形成される。しかしながら、例えば、40cm角以上の大型基板上にフォトリソグラフィ、エッチング技術により電子放出素子を製造する場合、蒸着装置をはじめ、露光装置、エッチング装置等を含む大型製造設備が必要となり、このために莫大な費用がかかるだけでなく、基板を大型化する場合、製造装置自体の大型化が困難で製造方法上、或いはコスト上の問題がある。

【0013】また、このような問題を解決する方法として、印刷法を用いて配線等を形成することが考えられる。この場合、配線を構成する導体層等が多孔質になり、表面積が非常に大きくなる結果、配線から多量の放出ガスが発生し、電子源基板の動作に必要な真空度を得ることが困難になる等の問題がある。この問題は、特に電子放出素子を高密度に配置するときに深刻な問題になる。又、電子放出部形成用薄膜の製法としては、後述するように有機金属溶液を基板に塗布して焼成する方法が簡便であるが、配線等の導体層が多孔性であると有機金属溶液がこれに吸収されてしまい、所望の薄膜が得られない等の問題がある。

【0014】本発明は、かかる問題を鑑みて、電子放出素子を複数設置した電子源基板及び画像形成装置の製造方法において、安価で、工程数が少なく、より高密度な画素配列による高品位な画像が実現可能な表面伝導型電子放出素子を複数設置した電子源基板、その製造方法、及び画像形成装置を提供することを目的とする。

【0015】

【課題を解決するための手段】本発明は上記問題を解決するために、複数個配列された電子放出素子と、前記電子放出素子を順次選択すると共に前記電子放出素子に通電する配線とを少なくとも基板上に配設してなる電子源基板の製造方法において、前記配線に静電スプレー法を用いてコーティング剤を塗布することを特徴とする電子源基板の製造方法を提案するもので、静電スプレー法がコーティング液と配線との間に電位勾配を与えて行なうものであること、配線を印刷法で形成すること、電子放出素子が電子放出部形成用薄膜に通電処理を施すことにより電子放出部が形成される表面伝導型電子放出素子であることを含む。

【0016】又、本発明は上記電子源基板の製造方法により製造した電子源基板である。

【0017】更に本発明は上記の電子源基板と、前記電子源基板のそれぞれの電子放出素子と対向する位置に電子ビームの照射により可視光を発する蛍光体を配設することで画素を形成して成る画像形成装置である。

【0018】

【発明の実施の形態】本発明によれば、電子源基板を製

造する際に、ガス放出をし易い部分、特に多孔質になり易く、このためガス放出量の多い配線にコーティングを施すことにより、放出ガスを抑制することができるものである。即ち、電子源基板の導電性部分にバイアスをかけて静電スプレー法を用いることにより、電子源基板の導電部分に集中的にコーティング液を塗布できるものである。多孔質の部分にコーティングすることにより、真空中におけるガスの放出や、導体層に有機金属溶液が吸収されることを抑制することができる。

【0019】以下、図面を参照して本発明を詳細に説明する。

【0020】図1(a)に、本発明の電子源基板の製造方法の概念を示す。図中20はスプレー用ノズル、21はコーティング液を入れるタンク、22はコーティング液、23は加圧用コンプレッサー、24は微粒化装置、25は高圧電源、26は基板、27は導電性ステージ、28は導体層である。

【0021】コーティング液22は加圧用コンプレッサー23によって加圧され、微粒化装置24内で微粒子にされ、不図示の窒素ガス供給装置により供給された窒素ガスによって噴射ノズル20に運ばれる。噴射ノズル20に運ばれたコーティング液中の微粒子は、高圧電源25によって電荷を付与されてノズルから噴射される。電荷を付与された微粒子は噴射ノズル20と導電性ステージ27（接地されている）との間の電位勾配によって基板26に飛来する。ここで、導電層28を接地しておくことにより、導電層28に飛来した微粒子によってもたらされる電荷はアースを通過して除去されるが、他の導電性のない部分では飛来した微粒子による電荷が蓄積される。導電層以外では、この蓄積された電荷により噴射ノズル20との電位差が減少するために、飛来してくる微粒子の附着が妨げられ、結果的に導電層に集中して微粒子を飛来させることができる。

【0022】図1(b)はこの製造方法を用いて単純マトリクス構成の電子源基板を構成した例を示している。図中、10、11は素子電極、12は第1の配線層（走査側若しくは信号側）、13は第2の配線層、14は第1の配線層と第2の配線層とを電気的に分離するための絶縁層、15は電子放出部形成用薄膜である。コーティング液の配線層へのコーティングは各配線層の形成毎に行なっても良いし、第2の配線層が形成された後に一括して行なっても良い。

【0023】コーティング液に用いる溶媒としては、プロピオン酸や酢酸とアルコールとのエステル、例えば酢酸ブチル、酢酸エチル、プロピオン酸エチル、プロピオン酸ブチル等が好ましい。

【0024】分散させる分散質としては、導電体、例えばNi、Cr、Ag、Au、Pd、Pt、Mo、W、Ti、Al、Cu等が好ましい。

【0025】分散質の濃度は0.1～2.0重量%、特

に0.1~0.5重量%とすることが好ましい。

【0026】コーティング量としては、分散質が3.0~60g/m²となることが好ましい。

【0027】ノズル噴射圧力としては、40~100kg/cm²が好ましい。

【0028】高圧電源の電圧範囲としては、60~90kVが好ましい。

【0029】以下、特に、本発明に好適な表面伝導型電子放出素子の基本的な構成と製造方法及びその特徴（例えば、特開平2-56822等を参考にして）について概説する。

【0030】本発明に係わる表面伝導型電子放出素子の構成、及び製法の特徴は、次のようなものが挙げられる。

【0031】(1)フォーミングと呼ばれる通電処理を行なう前の電子放出部形成用薄膜は、微粒子分散体を分散し形成された微粒子からなる薄膜、或いは、有機金属等を加熱焼成し形成された微粒子からなる薄膜等で、基本的には、微粒子より構成される。

【0032】(2)フォーミングと呼ばれる通電処理後の電子放出部を含む薄膜は、電子放出部、電子放出部を含む薄膜とともに基本的には微粒子より構成される。

【0033】図6(a)、(b)は、それぞれ本発明に係わる基本的な表面伝導型電子放出素子の構成を示す平面図及び断面図である。図6を用いて、本発明に係わる素子の基本的な構成を説明するが、本発明の電子源基板及び画像形成装置では後述するように、この表面伝導型電子放出素子を多数個、同一基体上に配線電極とともに形成しているものである。

【0034】図6において1は絶縁性基板、3は電子放出部、4は電子放出部を含む薄膜、5と6は素子電極である。

【0035】絶縁性基板1の材料としては、石英ガラス、Na等の不純物含有量を減少したガラス、青板ガラス、青板ガラス上にスパッタ法等によりSiO₂（絶縁層）を積層したガラス基板等及びアルミナ等のセラミック等が挙げられる。

【0036】対向する素子電極5、6の材料としては一般的な導電体を用いられ、例えばNi、Cr、Au、Mo、W、Pt、Ti、Al、Cu、Pd等の金属或いは合金及びPd、Ag、Au、RuO₂、Pd-Ag等の金属或いは金属酸化物とガラス等から構成される印刷導体、In₂O₃-SnO₂等の透明導電体及びポリシリコン等の半導体材料が挙げられる。素子電極間隔L1は、数オングストロームより数百マイクロメートルであり、素子電極の製法の基本となるフォトリソグラフィ技術、すなわち、露光機の性能とエッチング法等、及び素子電極間に印加する電圧と電子放出し得る電界強度等により設定されるが、好ましくは、数マイクロメートルより数十マイクロメートルである。素子電極長さW1、

素子電極5、6の膜厚dは、電極の抵抗値、後述するX、Y配線との結線、多数配置された電子源の配置等の観点から適宜設計され、通常は素子電極長さW1は、数マイクロメートルより数百マイクロメートルであり、素子電極5、6の膜厚dは、数百オングストロームより数千オングストロームである。

【0037】対向する素子電極5と素子電極6間及び素子電極5、6上に形成された電子放出部を含む薄膜4は、電子放出部3を含むものであるが、図6(b)に示された場合に限られず、素子電極5、6上に形成されない場合もある。すなわち、絶縁性基板1上に、後述する電子放出部形成用薄膜2、対向する素子電極5、6の順に設置されない場合もある。すなわち、絶縁性基板1上に、図6(b)に示された場合だけでなく、電子放出部形成用薄膜を設け、次いで素子電極5、6を形成するように層構成した場合である。また、対向する素子電極5と素子電極6間の全部が、製法によっては、電子放出部として機能する場合もある。この電子放出部を含む薄膜4の膜厚は、数オングストロームより数千オングストロームである。この膜厚は素子電極5、6へのステップカバレッジ、電子放出部3と素子電極5、6間の抵抗値及び電子放出部3の導電性微粒子の粒径、後述する通電処理条件等によって、適宜設定される。その抵抗値は10³より10⁷オーム/□のシート抵抗値を示す。電子放出部を含む薄膜4を構成する材料の具体例を挙げるならば、Pd、Pt、Ru、Ag、Au、Ti、In、Cu、Cr、Fe、Zn、Sn、Ta、W、Pb等の金属、PdO、SnO₂、In₂O₃、PbO、Sb₂O₃等の酸化物、HfB₂、ZrB₂、LaB₆、CeB₆、YB₄、GdB₄等のホウ化物、TiC、ZrC、HfC、TaC、SiC、WC等の炭化物、TiN、ZrN、HfN等の窒化物、Si、Ge等の半導体、カーボン等が挙げられる。

【0038】なお、ここで述べる微粒子膜とは複数の微粒子が集合した膜であり、その微細構造として、微粒子が個々に分散配置した状態のみならず、微粒子の互いに隣接、或いは重なり合った状態（島状も含む）の膜を指しており、微粒子の粒径は数オングストロームから数千オングストロームであり、好ましくは10オングストロームから200オングストロームである。

【0039】電子放出部3は電子放出部を含む薄膜4の一部に形成された高抵抗の亀裂であり、通電フォーミング等により形成される。また、亀裂内には数オングストロームから数百オングストロームの粒径の導電性微粒子を有することもある。この導電性微粒子は電子放出部を含む薄膜4を構成する物質の少なくとも一部の元素を含んでいる。また、電子放出部3及びその近傍の電子放出部を含む薄膜4は炭素及び炭素化合物を有することもある。

【0040】電子放出部3を有する電子放出素子の製造

方法としては様々な方法が考えられるがその一例を図7に示す。2は電子放出部形成用薄膜で、例えば微粒子膜が挙げられる。

【0041】以下、順を追って製造方法の説明を図6及び図7に基づいて説明する。

【0042】(1) 絶縁性基板1を洗剤、純水及び有機溶剤により十分に洗浄後、真空蒸着法、スパッタ法等により素子電極材料を堆積後、フォトリソグラフィ技術により該絶縁性基板1の表面に素子電極5、6を形成する(図7(a))。

【0043】(2) 絶縁性基板1上に設けられた素子電極5と6の間の、素子電極5と6を形成した絶縁性基板上に有機金属溶液を塗布して放置することにより、有機金属薄膜を形成する。なお、有機金属溶液とは、前記Pd, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W, Pb等の金属を主元素とする有機化合物の溶液である。この後、有機金属薄膜を加熱焼成処理し、リフトオフ、エッチング等によりパターンニングし、電子放出部形成用薄膜2を形成する(図7(b))。

【0044】なお、ここでは、有機金属の塗布法により説明したが、これに限るものではなく、真空蒸着法、スパッタ法、化学的気相堆積法、分散塗布法、デッピング法、スピナー法等によって形成される場合もある。

【0045】(3) 続いて、フォーミングと呼ばれる通電処理を行う。通電フォーミングは素子電極5、6間に不図示の電源によって電圧を加えることにより通電を行い、電子放出部形成用薄膜2を局部的に破壊、変形もしくは変質せしめ、構造を変化させた部位を形成させるものである。この局部的に構造変化させた部位を電子放出部3と呼ぶ(図7(c))。さきに説明したように、電子放出部3は導電性微粒子で構成されていることを本出願人らは観察している。

【0046】次に上記フォーミング処理の電圧波形の一例を図8に示す。

【0047】電圧波形は特にパルス波形が好ましく、パルス波高値が一定の電圧パルスを連続的に印加する場合(図8(a))とパルス波高値を増加させながら、電圧パルスを印加する場合(図8(b))とがある。まず、パルス波高値の一定電圧とした場合(図8(a))について説明する。

【0048】図8(a)におけるT1及びT2は電圧波形のパルス幅とパルス間隔であり、T1を1マイクロ秒～10ミリ秒、T2を10マイクロ秒～100ミリ秒とし、三角波の波高値(通電フォーミング時のピーク電圧)は表面伝導型電子放出素子の形態に応じて適宜選択し、適当な真空度、例えば 10^{-5} torr程度の真空雰囲気下で、数秒から数十分印加する。なお、素子の電極間に印加する波形は三角波に限定することではなく、矩形波等所望の波形を用いても良い。その波高値及びパルス

幅、パルス間隔等についても上述の値に限ることなく、電子放出部が良好に形成されるような所望の値を選択することができる。

【0049】図8(b)におけるT1及びT2は図8(a)と同様であり、三角波の波高値(通電フォーミング時のピーク電圧)を、例えば0.1Vステップ程度ずつ増加させて適当な真空雰囲気下で印加する。なお、この場合通電フォーミング処理はパルス間隔T2中に、電子放出部形成用薄膜2を局部的に破壊、変形しない程度の電圧、例えば0.1V程度の電圧を印加しながら素子電流を測定してその抵抗値を求め、例えば1Mオーム以上の抵抗を示したときに通電フォーミングを終了する。

【0050】次に通電フォーミングが終了した素子に活性化工程と呼ぶ処理を施すことが望ましい。活性化工程とは、例えば 10^{-4} ～ 10^{-5} torr程度の真空度で、通電フォーミング同様、パルス波高値が一定の電圧パルスを繰り返し印加する処理のことであり、真空中に存在する有機物質に起因する炭素もしくは炭素化合物を電子放出部形成用薄膜上に堆積させ、素子電流If、放出電流Ieを著しく変化させる処理である。活性化工程は素子電流Ifと放出電流Ieを測定しながら、例えば放出電流Ieが飽和した時点で終了する。また、印加する電圧パルスは動作駆動電圧で行うことが好ましい。

【0051】なお、ここで炭素もしくは炭素化合物とはグラファイト(単、多結晶双方を指す)、非晶質カーボン(非晶質カーボン及び多結晶グラファイトとの混合物を指す)であり、その膜厚は500オングストローム以下が好ましく、より好ましくは300オングストローム以下である。

【0052】こうして作成した電子放出素子をフォーミング工程、活性化工程における真空度よりも高い真空度の雰囲気下において動作駆動させることが好ましい。また、さらに高い真空度の雰囲気下で80℃～150℃の加熱後、動作駆動させることが望ましい。なお、フォーミング工程、活性化処理した真空度よりも高い真空度とは、例えば約 10^{-6} 以上の真空度であり、より好ましくは超高真空系であり、新たに炭素もしくは炭素化合物が電子放出部形成用薄膜上に殆ど堆積しない真空度である。このようにすることによって素子電流If、放出電流Ieを安定化させることが可能になる。

【0053】次に上述のような素子構成と製造方法によって作成された本発明に係わる電子放出素子の基本特性について図9及び図10を用いて説明する。

【0054】図9は図6で示した構成を有する素子の電子放出特性を測定するための測定評価装置の概略構成図である。図9において1は絶縁性基板、5、6は素子電極、4は電子放出部を含む薄膜、3は電子放出部を示す。また、91は素子に素子電圧Vfを印加するための電源、90は素子電極5、6間の電子放出部を含む薄膜4を流れる素子電流Ifを測定するための電流計、94

は素子の電子放出部3より放出される放出電流 I_e を捕捉するためのアノード電極、93はアノード電極94に電圧を印加するための高圧電源、92は素子の電子放出部3より放出される放出電流 I_e を測定するための電流計である。電子放出素子の上記素子電流 I_f 、放出電流 I_e の測定にあたっては、素子電極5、6に電源91と電流計90とを接続し、該電子放出素子の上に電源93と電流計92とを接続したアノード電極94を配置している。また、本電子放出素子及びアノード電極94は真空装置内に配置され、その真空装置には排気ポンプ及び真空計等の真空装置に必要な機器が具備されており、所望の真空下にて本素子の測定評価を行えるようになっている。なお、アノード電極の電圧は1~10kV、アノード電極と電子放出素子との距離Hは3~8mmの範囲で測定できる。

【0055】図9に示した測定評価装置により測定される放出電流 I_e 及び素子電流 I_f と素子電圧 V_f の関係の典型的な例を図10に示す。なお、図10は任意単位で示されており、放出電流 I_e は素子電流 I_f のおよそ1000分の1程度である。

【0056】図10から明らかなように、本電子放出素子は放出電流 I_e に対して3つの特性を有する。

【0057】第一に、本素子はある電圧(閾値電圧と呼ぶ、図10中の V_{th})以上の素子電圧を印加すると、急激に放出電流 I_e が増加する。一方、閾値電圧以下では放出電流 I_e が殆ど検出されない。すなわち、放出電流 I_e に対する明確な閾値電圧 V_{th} をもった非線形素子である。

【0058】第二に、放出電流 I_e が素子電圧 V_f に依存するため、放出電流 I_e は素子電圧 V_f で制御できる。

【0059】第三に、アノード電極94に捕捉される電荷量は、素子電圧 V_f を印加する時間により制御できる。

【0060】以上のような特性を有するため、本発明に係わる電子放出素子は他方面への応用が期待される。また、素子電流 I_f は素子電圧 V_f に対して単調に増加する(M1)特性の例を図10に示したが、この他にも、素子電流 I_f が素子電圧 V_f に対して電圧制御型負性抵抗(VCNR)特性を示す場合もある。この場合も電子放出素子は上述した3つの特性を有する。なお、予め導電性微粒子を分散して構成した表面伝導型電子放出素子においては、前記本発明の基本的な素子構成の基本的な製造方法の一部を変更しても構成できる。

【0061】次に、本発明の電子源基板及び画像形成装置について述べる。

【0062】画像形成装置に用いられる電子源基板は複数の表面伝導型電子放出素子を基板上に配列することにより形成される。表面伝導型電子放出素子の配列の方式には表面伝導型電子放出素子を並列に配置し、個々の素

子の両端を配線で接続する梯子型配置(以下梯子型配置電子源基板と呼ぶ)や、表面伝導型電子放出素子の一对の素子電極にそれぞれX方向配線、Y方向配線を接続した単純マトリクス配置(以下マトリクス型配置電子源基板と呼ぶ)が挙げられる。なお、梯子型配置電子源基板を有する画像形成装置には電子放出素子からの電子の飛翔を制御する電極である制御電極(グリッド電極)を必要とする。

【0063】以下この原理に基づき構成した電子源基板の構成について図11を用いて説明する。111は絶縁性基板、112はX方向配線、113はY方向配線、114は表面伝導型電子放出素子、115は結線である。同図において、絶縁性基板111は、前述したガラス等であり、その大きさ及びその厚みは、表面伝導型電子放出素子の個数及び個々の素子の設計上の形状、及び電子源の使用時の容器の一部を構成する場合には、その容器を真空に保持するための条件等に依存して適宜設定される。

【0064】m本のX方向配線112は、 $D \times 1, D \times 2, \dots, D \times m$ からなり、絶縁性基板111上に、所望の形状のパターンニングされた導電性金属等からなり、多数の表面伝導型素子にはほぼ均等な電圧が供給されるように、材料、膜厚、配線幅等が設定される。Y方向配線113は、 $D_y 1, D_y 2, \dots, D_y n$ のn本の配線よりなり、X方向配線112と同様に、所望のパターンニングされた導電性金属等からなり、多数の表面伝導型電子放出素子にはほぼ均等な電圧が供給されるように、材料、膜厚、配線幅等が設定される。これらm本のX方向配線112とn本のY方向配線113間には、不図示の層間絶縁層が設置され、電気的に分離されて、マトリクス配線を構成する。なお、このm、nは、共に正の整数である。不図示の層間絶縁層は、 SiO_2 等であり、X方向配線112を形成した絶縁性基板111の全面或いは一部に所望の形状で形成され、特に、X方向配線112とY方向配線113の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。また、X方向配線112とY方向配線113は、それぞれ外部端子として引き出されている。なお、m本のX方向配線112の上にn本のY方向配線113を、層間絶縁層を介して設置した例で説明したが、n本のY方向配線113の上にm本のX方向配線112を、層間絶縁層を介して設置する場合もある。

【0065】さらに、前述と同様にして、表面伝導型電子放出素子114の対向する素子電極(不図示)のそれぞれが、 $D \times 1, D \times 2, \dots, D \times m$ のm本のX方向配線112と、 $D_y 1, D_y 2, \dots, D_y n$ のn本のY方向配線113とに、結線115によって電気的に接続されているものである。

【0066】なお、m本のX方向配線112とn本のY方向配線113と結線115と素子電極の導電性金属

は、その構成元素の一部或いは全部が同一であっても、またそれぞれ異なってもよく、Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu, Pd等の金属或いは合金、及びPd, Ag, Au, RuO₂, Pd-Ag等の金属、或いは金属酸化物とガラス等から構成される印刷導体、In₂O₃-SnO₂等の透明導体、及びポリシリコン等の半導体材料等より適宜選択される。また表面伝導型電子放出素子は、絶縁性基板111或いは、不図示の層間絶縁層上のどちらに形成してもよい。

【0067】また、前記X方向配線112には、X方向に配列する表面伝導型電子放出素子114の行を任意に走査するための走査信号を印加する不図示の走査信号印加手段と電気的に接続されている。一方、Y方向配線113には、Y方向に配列する表面伝導型電子放出素子114の列の各列を任意に変調するための変調信号を印加する不図示の変調信号発生手段と電気的に接続されている。

【0068】さらに、各表面伝導型電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給されるものである。上記の構成により、単純なマトリクス配線だけで個別の素子を選択して独立に駆動可能になる。

【0069】次に、以上のようにして作成した単純マトリクス配置の電子源を用いた画像形成装置について、図3、図4を用いて説明する。図3は画像形成装置の基本構成図であり、図4は該画像形成装置に用いられ、画素を構成する蛍光膜のパターンである。

【0070】図3において31は上述のようにして電子放出素子を基板上に作成した電子源基板、34は電子放出素子、35、36は表面伝導型電子放出素子の一对の素子電極と接続されたX方向配線及びY方向配線である。32は電子源基板31を固定したリアプレート、40はガラス基板37の内面の蛍光膜38とメタルバック39等が形成されたフェースプレート、33は支持枠であり、リアプレート32、支持枠33及びフェースプレート40にフリットガラス等を塗布し、大気中或いは窒素中で400～500℃で10分以上焼成することで封着して外囲器41を構成する。

【0071】外囲器41は、上述のごとくフェースプレート40、支持枠33、リアプレート32で構成したがリアプレート32は主に電子源基板31の強度を補強する目的で設けられるため、電子源基板31自体で十分な強度を持つ場合は別体のリアプレート32は不要であり、電子源基板31に直接、支持枠33を封着し、フェースプレート40、支持枠33、電子基板31、外囲器41を構成してもよい。

【0072】更には、フェースプレート40、リアプレート32間にスペーサと呼ばれる耐大気圧支持部材を設置することで大気圧に対する十分な強度をもつ外囲器41にすることもできる。

【0073】図3中、38は蛍光膜である。蛍光膜38は、モノクロームの場合は蛍光体のみからなる。カラーの蛍光膜38の場合は、図4に示されるように蛍光体43の配列と、その間隙を埋めるブラックストライプ或いはブラックマトリクス等と呼ばれる黒色部材42とで構成される。ブラックストライプ、ブラックマトリクスが設けられる目的は、カラー表示の場合、必要となる三原色蛍光体の各蛍光体43間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜38における外光反射によるコントラストの低下を抑制することにある。ブラックストライプの材料としては、通常よく用いられている黒鉛を主成分とする材料だけではなく、光の透過及び反射が少ない材料であればこれに限られるものではない。

【0074】ガラス基板37に蛍光体43を塗布する方法はモノクローム、カラーによらず、沈澱法や印刷法等が用いられる。

【0075】また、蛍光膜38の内面側には通常メタルバック39が設けられる。メタルバック39の目的は、蛍光体43に照射された電子が帯電するのを防止すること、蛍光体43の発光のうち内面側へ向かう光をフェースプレート40側へ鏡面反射することにより輝度を向上すること、電子ビーム加速電圧を印加するための電極として作用すること、外囲器内で発生した負イオンの衝突による蛍光体43のダメージからの保護等である。メタルバック39は、蛍光膜38作成後、蛍光膜38の内面側表面の平滑化処理（通常フィリングと呼ばれる）を行い、その後Alを真空蒸着法等で堆積することにより作成できる。フェースプレート40には、さらに蛍光膜38の導電性を高めるため、蛍光膜38の外表面側に透明電極（不図示）を設けてもよい。

【0076】前述の封着を行う際、カラーの場合は各色蛍光体と電子放出素子とを対応させなくてはならないため、十分な位置合わせを行う必要がある。

【0077】外囲器41は、不図示の排気管を通じ10⁻⁷torr程度の真空度にされ、封止が行われる。また、外囲器41の封止後の真空度を維持するためにゲッター処理を行う場合もある。これは外囲器41の封止を行う直前、或いは封止後の抵抗加熱、或いは高周波加熱等の加熱法により、外囲器41内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常、Ba等が主成分であり、該蒸着膜の吸着作用により、例えば1×10⁻⁵ないしは1×10⁻⁷torrの真空度を維持するものである。なお、表面伝導型電子放出素子のフォーミング以降の工程は適宜設定される。

【0078】以上のようにして完成した本発明の画像形成装置において、各電子放出素子には、容器外端子Dx1～Dxm, Dy1～Dynを通じ、電圧を印加することにより、電子放出させ、高圧端子Hvを通じ、メタル

バック39或いは透明電極(不図示)に数kV以上の高圧を印加し、電子ビームを加速し、蛍光膜38に衝突させ、励起、発光させることで画像を表示することができる。

【0079】以上述べた構成は、画像表示等に用いられる好適な画像形成装置を作成する上で必要な概略構成であり、例えば、各部材の材料等、詳細な部分は上述内容に限られるものではなく、画像形成装置の用途に適するよう適宜選択する。

【0080】次に、前述の梯子型配置電子源基板及びそれを用いた画像形成装置について、図12、図13を用いて説明する。

【0081】図12において、120は基板、121は電子放出素子、122のD×1～D×10は前記電子放出素子に接続する共通配線である。電子放出素子121は基板120上に、X方向に並列に複数個配列される(これを素子行と呼ぶ)。この素子行を複数個基板上に配置し、梯子型電子源基板125となる。各素子行の共通配線間に適宜駆動電圧を印加することにより、各素子行を独立に駆動することが可能になる。即ち、電子を放出させる素子行には電子放出閾値以上の電圧を、電子を放出させない素子行には電子放出閾値以下の電圧を印加すれば良い。又、各素子行間の共通配線D×2～D×9を、例えばD×2、D×3を同一配線とするようにしても良い。

【0082】図13は梯子型配置の電子源基板を備えた画像形成装置の構造を示す説明図である。

【0083】130はグリッド電極、131は電子が通過する空孔、132はD×1、D×2、・・・D×mよりなる容器外端子、133はグリッド電極130と接続されたG1、G2、G3・・・Gnからなる容器外端子、134は前述のように各素子行間の共通配線を同一配線とした電子源基板である。なお、図3、図12と同一の符号は同一の部材を示す。前述の単純マトリクス配置の画像形成装置(図3)との違いは、電子源基板134とフェースプレート40の中間にグリッド電極130を備えていることである。

【0084】電子源基板134とフェースプレート40の中間にはグリッド電極130が設けられている。グリッド電極130は、表面伝導型電子放出素子から放出された電子を変調するもので、梯子型配置の素子行と直行して設けられたストライプ状の電極に電子を通過させるため、各素子に対応して一個ずつ円形の開口131が設けられている。グリッドの形状や配置位置は必ずしも図13のような物ではなくてもよく、開口としてメッシュ状に多数の通過口を設けることもあり、また表面伝導型電子放出素子の周囲や近傍に設けても良い。容器外端子132、及びグリッド容器外端子133は、不図示の制御回路と電気的に接続されている。本画像形成装置に於いては、素子行を一つずつ順次駆動して行くのと同期し

てグリッド電極列に画像の1ライン分の変調信号を同時に印加することにより、各電子の蛍光体への照射を制御し、画像を1ラインずつ表示することができる。

【0085】又、本発明によればテレビジョン放送の表示装置のみならず、テレビ会議システム、コンピュータ等の表示装置に適した画像形成装置を提供することができる。更には、感光性ドラム等で構成された光プリンタとしての画像形成装置としても用いることができる。

【0086】

【実施例】次に本発明を実施例により説明する。

【0087】実施例1

本実施例は図1(b)に示したような構成を有する電子源基板を作成し、これを用いて画像形成装置を作成したものである。

【0088】第1の実施例を図14を参照しつつ説明する。図14は作成プロセスを説明する工程図である。

【0089】まず、洗浄された基板(ここでは、ソーダライムガラス基板を使用)に、素子電極10、11を形成する。本実施例では、膜の成膜方法としては、厚膜印刷法を使用した。ここで使用した厚膜ペースト材料は、MODペーストで、金属成分はAuである。印刷の方法はスクリーン印刷法であった。印刷後、110℃で20分間乾燥し、次に本焼成を実施した。焼成温度は580℃で、ピーク保持時間は約8分間であった。印刷、焼成後の膜厚は、0.3μmであった。

【0090】また、このとき同時に、外部駆動回路との接続用引出電極(不図示)を形成した。このことにより工程が1工程短縮された。

【0091】次に第1の配線層12を形成した(図14(b))。本実施例では厚膜スクリーン印刷法を用いた。ペースト材料はノリタケ(株)NP-4028Aを用いた。

【0092】その後、厚膜スクリーン印刷法をもちいて第1の配線層と第2の配線層とを基板表面と垂直な方向に分離するための絶縁層15を形成する(図14(c))ペーストはPbOを主成分としてガラスバインダーを混合したもので、焼成温度は580℃、ピーク保持時間は8分間であった。充分な絶縁性を確保するために印刷、焼成を2回繰り返した。

【0093】次に、第1の配線層12と第2の配線層13を基板表面に厚膜スクリーン印刷法を用いて形成した(図14(d))。この第2の配線層は絶縁層に設けられた開口部を通して素子電極と接続している。

【0094】以上で、マトリクス配線の部分が完成した。もちろんペースト材料、印刷方法等はここに記したものに限るものではない。

【0095】このマトリクス配線の構成が出来たところで導電体12、13をアースして、静電スプレー法によりコーティングを行なった。コーティング液としては、有機パラジウムの1.0重量%酢酸ブチル溶液(奥野製

薬(株)社製 商品名 CCP4230の二倍希釈液)を用いた。

【0096】コーティング液のノズル液圧は 60 kg/cm^2 、高圧電源の電圧は 90 kV とし、ノズル、導電性ステージを共に垂直の方向に移動させながらコーティングを行ない、 300°C で30分間焼成を行なった。本実施例ではコーティング液として酢酸ブチルを主成分とする有機パラジウム溶液を用いたが、これに限られるものではなく、配線材料などによって適宜選択することが好ましい。電子源特性等への影響を考慮すると電子放出部形成用薄膜の材料と同じ材料を用いることが好ましい。また、液圧、高圧電源の電圧等の静電スプレー条件も上記条件に限られないものである。

【0097】配線完成後、電子放出部形成用薄膜15を形成した(図14(e))。まず、上記印刷方法で形成された、電子放出部へ通電用の素子電極10、11の上層に有機パラジウム(CCP4230、奥野製薬(株)製)をスピナーにより回転塗布後、 300°C で10分間加熱処理を行いPdからなる電子放出部形成用薄膜16を形成した。このようにして形成された電子放出部形成用薄膜15は、Pdを主元素とする微粒子から構成され、その膜厚は 10 nm 、シート抵抗値は $5 \times 10^4 \Omega/\square$ であった。なお、ここで述べる微粒子膜としては複数の微粒子が集めた膜であり、その微細構造としては微粒子が個々の分散配置した状態のみならず、微粒子が互いに隣接、或いは、重なり合った状態(島状も含む)の膜をも指し、その粒径とは、前記状態で粒子形状が認識可能な微粒子についての径をいう。

【0098】このパラジウム膜をフォトリソグラフィ法を用いて、パターニングすることによりフォーミング前までの素子の製造工程が完了する。

【0099】フォーミング方法は、従来の方法を導入することができ、本実施例では、以下の条件とした(図8参照)。図8中、T1及びT2は電圧波形のパルス幅とパルス間隔であり、本実施例ではT1を1ミリ秒、T2を10ミリ秒とし、三角波の波高値(フォーミング時のピーク電圧)は 14 V とし、フォーミング処理は約 $1 \times 10^{-6}\text{ torr}$ の真空雰囲気下で60秒間実施した。このようにして作成された電子放出部は、パラジウム元素を主成分とする微粒子が分散配置された状態となり、その微粒子の平均粒径は 3 nm であった。

【0100】次に、以上のようにして作成した電子源基板を用いて画像形成装置を構成した例を、図3と図4を用いて説明する。

【0101】多数の表面伝導型電子放出素子を作成した電子源基板31をリアプレート32上に固定した後、基板31の5mm上方に、フェースプレート40(ガラス基板37の内面に蛍光膜38とメタルバック39が形成されて構成される)を支持棒33を介し配置し、フェースプレート40、支持棒33、リアプレート32の接合

部にフリットガラスを塗布し、大気中或いは窒素雰囲気中で 400°C ないし 500°C で焼成することで封着した(図3参照)。また、リアプレート32への基板31の固定もフリットガラスで行った。

【0102】図3において、34は電子放出素子、35、36はそれぞれX方向及びY方向の配線である。

【0103】蛍光膜38は、モノクロームの場合は蛍光体のみから成るが、本実施例では蛍光体はストライプ形状(図4参照)を採用し、先にブラックストライプ42を形成し、その間隙部に各蛍光体43を塗布し、蛍光膜38を作製した。ブラックストライプの材料は、通常よく用いられている黒鉛を主成分とする材料を用いた。

【0104】ガラス基板37に蛍光体を塗布する方法はスラリー法を用いた。

【0105】また、蛍光膜38の内面側には通常、メタルバック39が設けられる。メタルバックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理(通常、フィルミングと呼ばれる)を行い、その後、A1を真空蒸着することで作製した。

【0106】フェースプレート40には、さらに蛍光膜38の導電性を高めるため、蛍光膜38の外表面側に透明電極(不図示)が設けられる場合もあるが、本実施例では、メタルバックのみで十分な導電性が得られたので省略した。

【0107】前述の封着を行う際、カラーの場合は各色蛍光体と電子放出素子とを対応させなくてはならないため、十分な位置合わせを行った。以上のようにして完成したガラス容器内の雰囲気気を排気管(図示せず)を通じ真空ポンプにて排気し、十分な真空度に達した後、容器外端子Dx1~DxmとDy1~Dynを通じ、電子放出素子34の素子電極間に電圧を印加し、電子放出部形成用薄膜2を通電処理(フォーミング処理)することにより、電子放出部3を作成した。フォーミング処理の電圧波形を図8に示す。

【0108】図8中、T1及びT2は電圧波形のパルス幅とパルス間隔であり、本実施例ではT1を1ミリ秒、T2を10ミリ秒とし、三角波の波高値(フォーミング時のピーク電圧)は 14 V とし、フォーミング処理は約 $1 \times 10^{-6}\text{ torr}$ の真空雰囲気下で60秒間行った。

【0109】このように作成された電子放出部3はパラジウム元素を主成分とする微粒子が分散配置された状態となり、その微粒子の平均粒径は30オングストロームであった。

【0110】次に 10^{-6} torr 程度の真空度で、不図示の排気管をガスバーナーで熱することで溶着し外囲器の封止を行った。

【0111】最後に封止後の真空度を維持するために、ゲッター処理を行った。これは封止後に抵抗加熱により、画像形成装置内の所定の位置(不図示)に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲ

ッターはBaが主成分であった。該蒸着膜の吸着作用により、例えば 1×10^{-5} ないし 1×10^{-7} torrの真空度を維持するものである。

【0112】以上のように完成した本発明の画像形成装置において、各表面伝導型電子放出素子には、容器外端子 $D_{x1} \sim D_{xm}$, $D_{y1} \sim D_{yn}$ を通じ、走査信号及び変調信号を不図示の信号発生手段によりそれぞれ印加することにより、電子放出させ、高圧端子 H_v を通じて、メタルバック39に数kV以上の高圧を印加し、電子ビームを加速して、蛍光膜38に衝突させ、励起、発光させることで画像を表示した。

【0113】また、本実施例の構成によれば、容易にX、Yマトリクス状に多数の表面伝導型電子放出素子を配置することができ、大画面の画像形成装置の作成に適している。

【0114】実施例2

本実施例は図2に示すような構成の電子源基板を作成し、これを用いて画像形成装置を作成したものである。

【0115】第2の実施例を図15を参照しながら説明する。図15は作成プロセスを説明する工程図である。

【0116】まず、洗浄された基板（ここでは、ソーダライムガラス基板を使用）に、素子電極10、11を形成する（図15（a））。本実施例では、膜の成膜方法としては、厚膜印刷法を使用した。ここで使用した厚膜ペースト材料は、MODペーストで、金属成分はAuである。印刷の方法はスクリーン印刷法であった。印刷後、 110°C で20分間乾燥し、次に本焼成を実施した。焼成温度は 580°C で、ピーク保持時間は約8分間であった。印刷、焼成後の膜厚は、 $0.3\mu\text{m}$ であった。

【0117】また、このとき同時に、外部駆動回路との接続用引出電極（不図示）を形成した。このことにより工程が1工程短縮された。

【0118】次に第1の配線層12を形成した（図15（b））。本実施例では厚膜スクリーン印刷法を用いた。ペースト材料はノリタケ（株）NP-4028Aを用いた。焼成温度は 580°C で、ピーク保持時間は8分間であった。

【0119】以上で、マトリクス配線の部分が完成した。もちろん、ペースト材料、印刷方法等は上記のものに限られない。

【0120】上記梯子型配線の構成ができた時点で、導体層12をアースして静電スプレー法によりコーティングを行なった。コーティング液としては、有機パラジウムの1.0重量%酢酸ブチル溶液（奥野製薬社（株）製 商品名 CCP4230の二倍希釈液）を用いた。

【0121】コーティング液のノズル液圧は 60kg/cm^2 、高圧電源の電圧は 90kV とし、ノズル、導電性ステージを共に垂直の方向に移動させながらコーティングを行ない、 300°C で30分間焼成を行なった。本

実施例ではコーティング液として酢酸ブチルを主成分とする有機パラジウム溶液を用いたが、これに限られるものではなく、配線材料などによって適宜選択することが好ましい。電子源特性等への影響を考慮すると電子放出部形成用薄膜の材料と同じ材料を用いることが好ましい。また、液圧、高圧電源の電圧等の静電スプレー条件も上記条件に限られないものである。

【0122】配線完成後、電子放出部形成用薄膜15を形成した（図15（c））。まず、上記印刷方法で形成された、電子放出部へ通電用の素子電極10、11の上層に有機パラジウム（CCP4230、奥野製薬（株）製）をスピナーにより回転塗布後、 300°C で10分間加熱処理を行いPdからなる電子放出部形成用薄膜15を形成した。このようにして形成された電子放出形成用薄膜15は、Pdを主元素とする微粒子から構成され、その膜厚は 10nm 、シート抵抗値は $5 \times 10^4 \Omega/\square$ であった。なお、ここで述べる微粒子膜としては複数の微粒子が集合した膜であり、その微細構造としては微粒子が個々の分散配置した状態のみならず、微粒子が互いに隣接、或いは、重なり合った状態（島状も含む）の膜をも指し、その粒径とは、前記状態で粒子形状が認識可能な微粒子についての径をいう。

【0123】このパラジウム膜をフォトリソグラフィ法を用いて、パターニングすることによりフォーミング前までの素子の製造工程が完了する。

【0124】次に、以上のようにして作成した表面伝導型電子放出素子を形成した梯子型電子源基板に対して、実施例1と同様にしてフォーミング処理を行なった。上記構成の電子源基板において、電子放出部を複数の短冊配線の面上に配置し、この配線と直交して、電子放出部の上部に開口を有する複数の短冊状グリッド電極を配置させ、電子放出素子配線とグリッド電極に印加する駆動電圧を制御して、任意の電子放出素子より電子放出をさせることができる。

【0125】更に、実施例1と同様に、本実施例の電子源基板を真空容器内に複数配置し、フェースプレートを対向させて、電子放出素子より放出された電子線を蛍光体に選択的に照射することにより、画像形成装置とすることができた。

【0126】また、本実施例の構成によれば、容易にライン状に多数の表面伝導型電子放出素子を配置することができ、大画面の画像形成装置の作成に適している。

【0127】更に、本発明の応用として、上記実施例1及び実施例2の電子源基板の製造方法により、アレイ状発光素子を作成し、感光性ドラム上に配置することにより、電子写真記録装置を構成することができた。加えて、電子写真記録装置にアレイ状発光素子を形成した場合においても、同様の効果を奏するものである。

【0128】

【発明の効果】本発明は上記のように構成したので、

(1) 配線からの放出ガスを抑制でき、電子放出に必要な真空度が容易に得られる。

(2) 配線からの放出ガスを抑制でき、電子源特性が向上する。

(3) 配線からの放出ガスを抑制でき、高密度に配線を行なっても電子放出に必要な真空度が容易に得られるため、単位面積当たりの画素数増やすことが可能となり、高解像度を有する画像形成装置を提供できる。

【0129】以上の効果により、信頼性の向上、歩留まりの向上による製造コストの低減が図れる。

【図面の簡単な説明】

【図1】(a)は本発明の実施例1において用いる静電スプレー法の説明図で、(b)は同方法により製造する単純マトリクス配線を有する電子源基板の概略構成図である。

【図2】実施例2で製造する電子源基板の電子源の構成を示す平面図である。

【図3】本発明の画像形成装置の構成例を示す一部切欠き斜視図である。

【図4】(a)、(b)はそれぞれ本発明の画像形成装置における蛍光膜の構成例を示す平面図である。

【図5】従来の表面伝導型電子放出素子の一例を示す構成図である。

【図6】本発明に係わる表面伝導型電子放出素子の一実施態様を示す概略構成図で、(a)は平面図、(b)は側面図である。

【図7】(a)、(b)、(c)は本発明に係わる表面伝導型電子放出素子の製造工程の一例を示す概略断面図である。

【図8】(a)、(b)はそれぞれ表面伝導型電子放出素子の通電フォーミングの電圧波形の一例を示すグラフである。

【図9】表面伝導型電子放出素子の電子放出特性の測定評価用回路を示す概略構成図である。

【図10】表面伝導型電子放出素子の電流-電圧特性を示すグラフである。

【図11】多数の表面伝導型電子放出素子を単純マトリクス配線して構成した電子源基板の概略説明図である。

【図12】多数の表面伝導型電子放出素子を梯子型配線して構成した電子源基板の概略説明図である。

【図13】本発明の画像形成装置の他の構成例を示す一部切欠き斜視部である。

【図14】(a)～(e)は本発明の単純マトリクス配置電子源基板の製造方法の一例を示す工程図である。

【図15】(a)～(c)は本発明の梯子型配置電子源基板の製造方法の一例を示す工程図である。

【符号の説明】

- 1 絶縁性基板
- 2 電子放出部形成用薄膜
- 3 電子放出部

4 電子放出部を含む薄膜

5 素子電極

6 素子電極

10 素子電極

11 素子電極

12 第1の配線層

13 第2の配線層

14 層間絶縁層

15 電子放出部形成用薄膜

20 ノズル

21 コーティング液タンク

22 コーティング液

23 コンプレッサー

24 微粒化装置

25 高圧電源

26 基板

27 導電性ステージ

28 導電層

31 電子源基板

32 リアプレート

33 支持枠

34 電子放出素子

35 X方向配線

36 Y方向配線

37 ガラス基板

38 蛍光膜

39 メタルバック

40 フェースプレート

41 外囲器

42 黒色部材

43 蛍光体

90 電流計

91 電源

92 電流計

93 高圧電源

94 アノード電極

111 絶縁性基板

112 X方向配線

113 Y方向配線

114 表面伝導型電子放出素子

115 結線

120 基板

121 表面伝導型電子放出素子

122 共通配線

125 電子源基板

130 グリッド電極

131 電子が通過するための空孔



132 $D \times x$, $D \times x2$, ... $D \times xm$ よりなる
容器外端子

133 グリッド電極130と接続されたG1, G


2. . . . Gnからなる容器外端子

134 電子源基板


【図1】




【図2】




【図3】




【図4】




【図6】




【図5】




【図7】




【图9】




【图 1-1】




【図12】




【図13】




【図14】




(a)




(b)



(c)




(d)




(e)


【図15】



(a)



(b)



(c)